W naszym codziennym życiu często komunikujemy się z innymi za pomocą różnych typów systemy porozumiewania się . Ten system komunikacji można podzielić na różne typy, takie jak system komunikacji radiowej, system telekomunikacyjny, System komunikacji bezprzewodowej , System komunikacji optycznej i tak dalej. Aby wszystkie te systemy komunikacyjne działały wydajnie, potrzebujemy kilku systemów sterowania, takich jak pętla z synchronizacją fazową, sterowanie kooperatywne, sterowanie sieciowe i tak dalej.

Co to jest pętla fazowa (PLL)?

Pętla z synchronizacją fazową jest używana jako system sterowania do sterowania różnymi operacjami w wielu systemach komunikacyjnych, komputerach i wielu aplikacje elektroniczne . Służy do generowania sygnału wyjściowego, którego faza jest związana z fazą sygnału wejściowego.

Istnieją różne typy PLL, takie jak analogowe lub liniowe PLL, cyfrowe PLL, programowe PLL, neuronalne PLL i wszystkie cyfrowe PLL.

Praca w pętli z zamkniętą fazą

W systemach komunikacyjnych działanie PLL można wyjaśnić rozważając systemy analogowe i cyfrowe .

Pętla analogowa z synchronizacją fazową w systemach komunikacyjnych

Zasadniczo PLL jest formą pętli serwo, a podstawowy PLL składa się z trzech głównych elementów, a mianowicie komparatora / detektora fazy, filtra pętli i oscylator sterowany napięciem .

Pętla synchronizacji fazowej

Główną koncepcją działania PPL jest porównanie faz dwóch sygnałów (ogólnie porównuje się fazy sygnału wejściowego i wyjściowego). Zatem różnica faz między sygnałem wejściowym i wyjściowym może być wykorzystana do sterowania częstotliwością pętli. Chociaż analiza matematyczna jest bardzo skomplikowana, to działanie PLL jest bardzo proste.

W wielu systemach komunikacyjnych PLL jest używany do różnych celów:

Do śledzenia fazy lub modulacja częstotliwości , jest używany jako demodulator.
Aby śledzić lub synchronizować dwa sygnały o różnych częstotliwościach.
Usuwanie dużych szumów z małych sygnałów.

Poniższy rysunek przedstawia podstawowy PLL, który składa się z detektora fazy, oscylatora sterowanego napięciem (VCO), filtra pętli.

Oscylator sterowany napięciem PLL wytwarza sygnał, a ten sygnał z VCO jest podawany do detektora fazy. Detektor fazy porównuje ten sygnał z sygnałem odniesienia iw ten sposób wytwarza napięcie błędu lub napięcie różnicowe. Ten sygnał błędu detektora fazy jest podawany do filtra dolnoprzepustowego w celu usunięcia elementów o wysokiej częstotliwości z sygnału - jeśli takie istnieją, oraz w celu zarządzania wieloma właściwościami pętli. Następnie wyjście filtru pętli jest podawane w celu dostarczenia napięcia strojenia dla zacisku sterującego oscylatora sterowanego napięciem.

Wykrywana jest zmiana tego napięcia strojenia w celu zmniejszenia różnicy faz między dwoma sygnałami (wejściowym i wyjściowym), a tym samym częstotliwości między nimi. Początkowo PLL nie blokuje się, a napięcie błędu przesuwa częstotliwość VCO w kierunku odniesienia, aż błąd nie może być dalej zmniejszony, a następnie pętla zostaje zablokowana.

Rzeczywisty błąd między dwoma sygnałami (wejściowym i wyjściowym) jest zredukowany do bardzo małych poziomów za pomocą wzmacniacza pomiędzy oscylatorem sterowanym napięciem a detektorem fazy. Jeśli PLL jest zablokowany, zostanie wytworzone napięcie błędu stanu ustalonego. To ustalone napięcie błędu oznacza, że nie ma zmiany różnicy faz między sygnałem odniesienia a VCO. Możemy więc powiedzieć, że częstotliwość obu sygnałów (sygnałów wejściowych i wyjściowych) jest dokładnie taka sama.

Cyfrowa pętla fazowa w systemach komunikacyjnych

Generalnie analogowe PLL składają się z analogowego detektora fazy, oscylatora sterowanego napięciem i filtra dolnoprzepustowego. Podobnie, cyfrowa pętla sprzężona z fazą składa się z cyfrowego detektora fazy, a rejestr przesuwny szeregowo , stabilny lokalny sygnał zegarowy.

Cyfrowa pętla z blokadą fazy

Cyfrowe próbki wejściowe są pobierane z odebranego sygnału, a próbki te są odbierane przez szeregowy rejestr przesuwny, który jest sterowany impulsami zegarowymi dostarczanymi z lokalnego sygnału zegara. Obwód korektora fazy, który pobiera lokalny zegar, jest używany do regeneracji stabilnego sygnału zegarowego w fazie z odebranym sygnałem przez regulację wolnej fazy w celu dopasowania do fazy odbieranego sygnału.

Ta regulacja może być wykonana w oparciu o szybką próbkę każdego bitu przy użyciu logiki korekcji. Odebrana próbka sygnału uzyskana przez próbkowanie odebranego sygnału z lokalną częstotliwością zegara jest umieszczana w rejestrze przesuwnym.

Wymagane dopasowanie fazy można wykryć obserwując zestaw próbek odbieranego sygnału. Mówi się, że oba zegary są w fazie wtedy i tylko wtedy, gdy środek odebranego bitu leży w środku rejestru przesuwnego. Regulator fazy ma za zadanie kompensować, jeśli regenerowany zegar opóźnia się lub prowadzi sygnał odniesienia.

Zastosowanie pętli fazowej

PLL są często używane do celów synchronizacji i synchronizacji bitów, synchronizacji symboli, koherentnej demodulacji i rozszerzania progów w komunikacji kosmicznej.
Sygnały modulowane częstotliwościowo mogą być demodulowane przy użyciu PLL.
Nowa częstotliwość będąca wielokrotnością częstotliwości odniesienia w nadajniki komunikacji radiowej i zsyntetyzowany poprzez utrzymanie stabilności częstotliwości odniesienia przy nowej częstotliwości może być osiągnięty przez PLL.
Istnieje wiele zastosowań PLL w wielu systemach komunikacyjnych, komputerach i wielu elektroniczne obwody .
Poniższe zastosowanie PLL opisuje użycie PLL jako napięcia do przetwornica częstotliwości .

Przetwornica napięcia na częstotliwość (VFC) wykorzystująca PLL

W systemach komunikacyjnych wymagane jest wysyłanie sygnałów (rozważ sygnał analogowy) na duże odległości z pełną dokładnością. W tym celu stosuje się przetwornicę napięcia na częstotliwość, ponieważ łatwo jest przesłać sygnał częstotliwościowy bez powodowania zakłóceń na duże odległości za pomocą izolatorów optycznych, linii koncentrycznych lub skrętki, łączy radiowych, łącza światłowodowe .

Istnieją dwa rodzaje przetworników napięcia na częstotliwość, a mianowicie typ multiwibratora VFC i saldo ładunków typu VFC.

Multiwibrator typu VFC

Multiwibrator VFC

W multiwibratorze typu VFC kondensator jest ładowany i rozładowywany prądem uzyskanym z napięcia wejściowego. Stabilne wejście odniesienia służy do ustawiania progów przełączania, a częstotliwość wyjściowa jest proporcjonalna do napięcia wejściowego i ma współczynnik odstępu między znacznikami.

Ładunek typu VFC

Ładuj Balance VFC

VFC z bilansem ładunków składa się z integratora, komparatora i precyzyjnego źródła ładowania. Za każdym razem, gdy sygnał wejściowy jest podawany do integratora, zostaje on naładowany i jeśli wyjście tego integratora osiągnie próg komparatora, wówczas źródło ładunku jest wyzwalane i stałe ładowanie jest usuwany z integratora. Szybkość usuwanego ładunku musi być równa szybkości dostarczanego ładunku, tak aby częstotliwość wyzwalana przez źródło ładunku i wejście do integratora były do siebie proporcjonalne.

Dlatego w tym artykule przedstawiono krótki opis platformy system pętli fazowej w systemie komunikacyjnym. Ponadto ten artykuł można technicznie rozszerzyć na podstawie sugestii i zapytań. Dlatego możesz zwrócić się do nas o pomoc techniczną, zamieszczając swoje komentarze poniżej.